浅谈CMOS模拟集成电路版图设计的器件匹配方法

王 蕾(中国电子科技集团第58研究所,中国)
王 志超(中国电子科技集团第58研究所,中国)

DOI: http://dx.doi.org/10.12349/iser.v3i4.839

Article ID: 839

摘要


随着CMOS工艺技术不断成熟并大规模生产销售使用,电子产品性能大幅提升,微电子产业快速发展。这也就意味着传统的人工巡检方式已经不能适应现代通信的硬性要求。与此同时,现代化CMOS工艺技术主要以BJT为代表的微电子工艺,采用CMOS工艺生产多层叠层微集成电路,而半导体技术的发展与集成电路设计能力的技术革新,也让CMOS模拟集成电路设计开始向更高分辨率、更低功耗、更高集成度、更高性能的方向逐步推进。因此,为了加强对模拟集成电路技术的现代化研究进程,论文以基本器件版图匹配设计方法作为切入点,重点针对CMOS集成电路版图设计实例进行探讨,以期为后续的技术研究提供重要参考。

关键词


CMOS模拟集成电路;版图设计;器件匹配方法

全文:

PDF

参考


薛梦驰.成缆效应和测试条件对光纤PMD的影响[J].光纤与电缆及其应用技术,1998(5):15-20.

黄友锐,魏庆农,赵晓东,等.PLC和IPC组成的新型成缆机控制系统[J].电子与自动化,2000(1):3.

杨俊杰,翟书宾,赵东旭.成缆工序对光缆拉伸性能的影响[J].光纤与电缆及其应用技术,2012(2):4.


Refbacks

  • 当前没有refback。


版权所有(c)2023 王 蕾, 王 志超

Creative Commons License
此作品已接受知识共享署名-非商业性使用 4.0国际许可协议的许可。