一种存算一体芯片中的符号位处理方法

摘要

论文提出了一种二进制乘加器的符号位处理方法，可应用于存算一体芯片中。通过设计出一种符号位与无符号位兼容的全加器，并应用于二进制加法器树中，将加法器树各级中的最高位全加器替换成本设计提出来的全加器，从而实现了加法器树的二进制有符号位和无符号位的兼容运算。通过对加法器树的时分复用，并结合累加器，可实现8bit二进制乘加运算的符号位处理。通过仿真验证了该方法的正确性和可行性。该方法设计出的电路不仅结构简单，而且可以大大节省芯片面积和功耗。