电邮这篇文章 基于安陆 FPGA 以太网三速自适应设计
DOI: http://dx.doi.org/10.12349/iser.v6i7.6724
Article ID: 6724
摘要
本研究是基于国产FPGA—安陆公司的EG4XBG256中低端芯片，通过FIFO模块、UDP协议栈模块、CDC（clock domain crossing）跨时钟域模块、RGMII Interface模块等搭建以太网三速自适应TEMAC（Tri-Mode Ethernet MAC）网络优化软核。通过动态时钟重构和协议栈优化，实现纳秒级速率切换与99.999%的通信可靠性。实测数据表明，该方案在1Gbps模式下误码率低至1.8×10^-12，资源占用较Xilinx同等方案减少21% 。
关键词
FPGA；安陆EG4XBG256；以太网；三速；TEMAC；
全文:
PDF参考
李春林,李腊元.高速千兆位以太网络技术分析及应用[J].计算机工程与应用, 2002, 38(3):3.DOI:10.3321/j.issn:1002-8331.2002.03.070.
崔占忠, 宋世和.近炸引信原理[M].北京:北京理工大学出版社, 2005.
吴自信,张嗣忠.异步FIFO结构及FPGA设计[J].单片机与嵌入式系统应用, 2003(8):4.DOI:10.3969/j.issn.1009-623X.2003.08.008.
王菲,张莎莎,王茜.信号跨时钟域问题分析及验证方法研究[J].电子技术应用, 2017, 43(1):4.DOI:10.16157/j.issn.0258-7998.2017.01.011.
Refbacks
- 当前没有refback。
版权所有（c）2025 刘 剑辉
此作品已接受知识共享署名-非商业性使用 4.0国际许可协议的许可。
